뉴스

다수의 애플리케이션을 위해, 차세대 IC 패키징은 패키지 전체 사이즈를 줄이는 동안 실리콘 크기 조정과 기능적인 밀도와 이질적인 일체화를 달성하기 위해 최상 경로입니다. 이질적이고 동질적 통합은 개선된 장치 기능성과 더 빠른 시간대별 시장과 실리콘 생산량 탄력으로의 경로를 제공합니다.

이동 컴퓨팅, 자동차, 5G, 인공지능 (AI), 증강 현실 (AR)와 가상 현실 (VR), 고성능 컴퓨팅 (HPC), 이엇, 의학적이고 항공우주와 같은 복합 시장의 필요를 충족시키는 비용, 크기, 성능과 전력 최적화를 고려하는 다중 결합 기술 기반이 나타났습니다.

그러나, 이러한 패키지는 전통적 패키지 설계 도구와 방법론에 대한 특별한 과제를 제기합니다. 디자인 팀은 함께 단지 개별 요소가 아니라 시스템 전체를 검증하고 최적화하기 위해 일하여야 합니다. 전통적 IC 패키징 기판 디자인은 일반적으로 매우 소규모 박판 제품과 / 또는 조립 기반을 둔 PCB와 유사합니다. 그것은 종종 전통적 PCB 거짓말하는 사람들에 의해 제조되고 보통 수정된 PCB 도구로 설계됩니다.

대조적으로, 오늘의 진보적 패키지는 모든 수준에 점점 더 실리콘 파운드리 처리와 공통점을 가지고 있고, 설계와 검증을 위해 새로운 접근 방식이 요구된 제조 기술과 재료와 과정을 이용합니다.

디자인 팀이 넘어설 첫 번째 도전 중 하나는 둘다 활동적이고 수동적일 수 있는 기판의 정확한 통합이고 --와 개별 소자. 이러한 기판과 기기는 여러가지의 출처들과 납품들에서 발생하고, 아마 다수이고 종종 다른 형태에 이용할 수 있습니다.

다수 데이터원들과 포맷을 고려해 볼 때, 포괄적 확인 흐름이 더 전기적인 철저한, 시스템 수준과 스트레스와 시험가능성 확인과 더불어, 어셈블리 레벨 물리적 검증을 설명하는 요구사항이라는 것이 명백합니다. 시장 일정과 예상 성능이 충족될 수 있다는 것을 보증하기 위해 빠르고 정확하고 자동화된 흐름을 전달하는 디자인 도구가 또한 필요합니다. 이상적으로, 이러한 흐름은 전체 이질적 패키지 제조 공정의 3D 디지털 모델 또는 쌍둥이인 디지털 주위에 구축된 한 개의 통합된 프로세스를 제공합니다.

이러한 차세대 IC 패키지는 다음을 통합시키고 지원하는 차세대 디자인과 확인 해결책을 필요로 합니다

디지털 원형
다중-도메인 통합
확장성과 범위
정밀 가공 인계
금빛 종료 신호

가상 프로토타입을 위한 디지털 트윈

쌍둥이인 디지털을 만들 때, 2.5D/3D 이질적 국회의 가상 모델은 다수의 장치와 기판을 포함하는 전체 시스템에 대한 포괄적 표현을 제공합니다. 디지털 트윈은 (DRC)를 확인하고 배치 대 개략도 (LVS), 배치 대 배치 (LVL), 기생 성분 추출, 스트레스와 열 분석과 마침내 시험으로 확장하여 기질 수준 설계 규칙을 시작으로 이질적 국회에 대한 자동화된 검증을 가능하게 합니다.

형태 1 사실인 3D 디지털 쌍둥이 가상 프로토타입이 전체 장치의 청사진입니다. 출처를 밝히세요 : 멘터 그래픽스

모델 구성은 능력이 검증과 분석을 운전하도록 적당한 결합력 있는 시스템 표시 안으로 다른 소스들로부터 그리고 다른 형태에서 데이터를 종합하도록 요구합니다. 이상적으로, 이것은 LEF / DEF, AIF, GDS 또는 CSV / TXT 파일과 같은 업계 표준 서식을 사용하여 행해집니다. 기능성은 자동적으로 유사 성분을 예시하여야 하는 것 없이 장치와 기판 계면을 인지하는 방법으로 또한 존재하여야 합니다. 이것은 다중 디자이너 비동시적 디자인과 확인을 고려합니다. 차례로 그것은 모든 부품이 완성되고 통합될 때 전반적인 시스템 성공을 보장합니다.

디지털 쌍둥이 접근의 일차 이익 중 하나는 그것이 완전한 물리적이고 전기적 확인을 설계 계층의 모든 수준에서 가동시키기 위해 금빛 참조의 역할을 한다는 것입니다. 그것은 베릴로그 포맷에서 그들을 가득 찬 시스템 수준 넷목록으로 대체하면서, 핀과 연결성 정보를 대표하기 위해 다수, 정적 스프레드시트를 사용하여 제거합니다.

장치의 베릴로그 기술과 같은 원 데이터의 보존과 재사용이 열쇠입니다. 도식적이거나 스프레드시트에서와 같은 그와 같은 위험이 번역 또는 변환이 발생할 때 온다는 것을 큰 것. 만약 이것이 행해지면, 디지털 스레드가 바로 깨지고 연결성 에러를 위한 더 리스크가 급상승합니다.

다중-도메인 통합

디지털 쌍둥이 방법론은 또한 다중-도메인과 교차 영역 통합을 가능하게 합니다. 전기적, 열, 시험, 신뢰성 그리고 물론 제조가능성의 상호 관련된 측면을 포함하여 더 빨리 더 복잡한 진보적 IC 패키지를 시장에 가져오는 것 전자 기판 디자인에서 기계적 패키지 열 방산기와 PCB 장착 하드웨어까지 고집적된 디자인과 확인을 요구합니다. 없이 시스템 수준이 디자인과 확인에 접근하는 것을 엔지니어들 위험이 경험으로 알고 비싸 재방사합니다 또는 더 나쁘게.

전기적이고 기계적 정보의 동기화는 패키지가 구내 또는 시스템 전체안에 놓여질 때 어떤 물리적 위반도 발생하지 않는다는 것을 보증하는 것에게 필수적입니다. 디자인 동안 자료의 점진적 교환은 ECAD-MCAD 호환성을 보증하는 것에게 기본적이고, 첫 번째 통과 성공을 증가시켰습니다. 생산성과 달성 빠른 제품 개발 기간을 향상시키는 동안 그것은 또한 더 견고한 설계의 창출에서 돕습니다.

양쪽 IC 패키지 디자이너와 맞춘 열 방산기 디자이너가 이상적으로 교차 영역 중단을 최소화하는 비동기 처리로서, 통합을 시각화하고, 탐구하고 최적화할 수 있다는 것이 극단적으로 중요합니다.

형태 2 디지털 쌍둥이 방법론이 다중-도메인과 교차 영역 통합을 가능하게 합니다. 출처를 밝히세요 : 멘터 그래픽스

패키지 설계와 기계적 / 열 설계 사이의 동기화는 또한 최초 옳은 성공에 대한 의미있는 도전입니다. 이질적 다중 기판 일괄은 열의 열 소산, 특히 비선형으로 그와 같은 일괄에서 전형적인 발생열인 가장 큰 것 중 하나와의, 다중 칩 패키치 상호작용을 나타냅니다.

열 관리에 대한 전형적 접근은 열 전도와 산재를 위해 열 방산기를 사용합니다. 그러나 열 방산기는 그것의 설계만큼 단지 좋습니다. 열 방산기가 효율적이고 효과적이기 위해, 그것은 전혀 재고로서, 패키지와 관련하여 설계되고 시뮬레이션됩니다. 3D에서 패키지 전체를 설계하는 것 중요한 설계 절충 없이 효과 있는 열 전도 실현을 보증합니다.

형태 3 이것이 디지털 트윈 주도 일체형 방열판 설계입니다. 출처를 밝히세요 : 멘터 그래픽스

둘다 2.5D와 3D 적층화는 장착과 충돌 유발된 스트레스 동안 기판 휘어짐현상과 같은 다양한 고의가 아닌 물리적 응력을 만들 수 있습니다. 디자이너들은 장치 성능에 그런 칩 패키지 상호작용과 그들의 충격음에 의해 야기된 스트레스를 위한 설계를 분석할 수 있어야 합니다. 일단 패키지가 실행 완성에 가까워지고 있다면, 정확한 패키징 열적 모형은 3D명 상세한 PCB와 풀 시스템 열 분석으로의 포함을 위해 수출될 수 있습니다. 이것은 시스템 인클로저의 마지막 조정을 가능하게 하고, 자연적이고 / 또는 최적화되기 위해 식게 강요받습니다 인정합니다.

진보적 IC 패키지는 많은 새로운 신호 무결성 엔지니어들과 그들의 디자인 도구에 대한 과제를 가져옵니다. 다이는 기판에 직접적으로 장착되고 따라서 온디 재배선 층 라우팅 결합에 대한 기판 라우팅에 대한 잠재성이 가능합니다. 패키지는 금속층 사이에 더 이상 쉽게 모델 단순한 바이아스와 단순한 평면 계통 구조가 아닙니다. 그 대신에, 매우 다른 물질과 특성의 다중 기판이 있을 수 있습니다. 분석은 수많은 신호와 전력 완전성 관련된 항목을 위해 성공적으로 사용될 수 있습니다.

게다가 시뮬레이션하기 위해 도전하고 있는 수많은 품목이 있습니다. 이것들은 일반적으로 전자파 장애 (EMI)의 범주에 빠집니다. 이러한 복귀 경로 이루어진 EMI 쟁점이 분석되고 시뮬레이션되는 동안, 그렇게 하는 것은 정상적으로 생산적이지 않습니다. 예를 위해, 비행기, 시뮬레이션 내부의 분할을 넘는 추적의 경우에 상당하고 모든 기술자들이 배울 시간이 일 장치와 실행은 그러한 상황이 나쁘다는 것이고, 회피되어야 합니다.

이러한 쟁점은 가장 잘 소프트웨어 자동화, 기하학 기반 점검을 통하여 확인되고 디자인 동안 체크하고 있습니다. 이것들은 이슈 영역이 분명히 개선적 설계 행동을 위해 강조된 채로, 일반적으로 몇분 이내에 구축되고 실행됩니다. EMI 분석을 검증 종료 신호 단계의 더 많은 것으로 만들면서, 그러한 "남겨진 변화 " 접근은 문제가 우선 만들어지는 것을 예방합니다.

2.5D와 3D 이질적 디자인은 앞과 후면을 연결시키기 위해 다이 또는 기판을 통하여 확장하는 긴 바이아스인 실리콘 바이아스 (TSVs)를 통하여 일반적으로 사용합니다. 이러한 츠프스는 다이와 기판이 쌓이고 직접적으로 서로 연결될 수 있게 허락합니다. 그러나, 그들의 중요한 전기 특성 뿐 아니라 츠프스는 또한 그들의 인접성에서 장치와 내부연락의 전기 거동에 대한 간접 효과를 가집니다.

정확하게 2.5D/3D 이기종 시스템을 모델링하기 위해, 디자이너는 이러한 2.5D/3D 요소의 물리적 구조로부터 정확한 전기적 매개 변수를 추출하는 도구를 필요로 하며, 그것이 그리고 나서 행동 시뮬레이터로 공급될 수 있습니다. 완전한 패키지 제조 공정의 3D 디지털 쌍둥이 모델을 이용할 때, 디자이너들은 정확하게 이러한 2.5D와 3D 모델들의 기생성분을 추출할 수 있습니다. 일단 적절한 방법론과 과정을 사용하여, 요소가 바르게 추출되면, 그들은 시스템 수준 상호 연결 모델로 조립될 수 있고, 성능과 적절한 프로토콜 순응성을 분석하기 위해 시뮬레이션했습니다.

확장성과 범위

잠재적으로 거의 뛰어난 반도체 회사와 그들의 최첨단 디자인이내로 그들의 유용성을 한정하면서, 이질적 실장 기술은 설계하고, 만들고, 모이도록 더 복잡합니다. 다행히, 디자인과 공급망 생태계는 그와 같은 기술의 민주화를 가능하게 하는데 강력한 역할을 할 수 있습니다, 실리콘 파운드리 세계가 프로세스 설계를 다룬 바로 그때 모든 디자이너들과 회사의 한계 이내에 그들을 두는 것 (PDKs)를 장비를 달며, 그것이 어디에나 있게 되었습니다.

오토마테드 IC 확인은 주조공장에 의해 만들어지고 주택을 디자인하기 위해 PDK에 제공된 설계 규칙에 의해 가동됩니다. EDA 도구 공급자들은 그들의 검증 프로그램이 반복할 수 있어 종료 신호 품질 결과 생산한다는 것을 보증하기 위한 이러한 규정에 반대하여 그들의 툴세트에게 자격을 줍니다. 패키지 제조 공정 설계 장비 (PADK)의 목적은 PDK의 그것과 유사하고 과정을 가로질러 일관성을 보증하는 표준화된 규칙을 이용하여 제조가능성과 성능을 용이하게 합니다.

분명히, PADK는 양쪽 물리적 검증과 추출 종료 신호 솔루션을 포함할 것이고 그것이 또한 열이고 / 또는 스트레스 종료 신호 솔루션을 다루어야 합니다. 이러한 과정의 모두는 의회를 만드는데 사용된 어떠한 특별한 디자인 도구 또는 과정으로부터 독립하여야 합니다. 게다가 흐름이 다중 포맷을 지원할 것이라는 것을 암시하면서, 완전한 PADK는 양쪽 IC과 도메인 패키징에서 일하여야 합니다. 마침내, 이러한 검증 과정의 모두는 패키지 제조 공정 / OSAT 기업에 의해 유효해져야만 합니다.

진보적 IC 패키지의 규모와 복잡성은 확장된 종종 도착하는 디자이너와 설계 스케줄에 대한 즉각적인 압력을 가했습니다. 이것을 관리하는 것의 신흥 인기있는 접근이 동시발생 팀 디자인이며, 그 곳에서 다수 디자이너들은 동시에 지역적이거나 세계적 통신망을 가로질러 똑같은 디자인에 일하고 아직 어떠한 부담스러운 설치 또는 프로세스 관리를 견디어야 하는 것 없이 모든 디자인 활동을 시각화하기 위한 능력을 유지합니다.

4 멀티유저 병행 설계가 설계 주기를 수축시키고 자원을 최적화할 수 있을 것으로 판단합니다. 출처를 밝히세요 : 멘터 그래픽스

키스 펠튼으로부터.